新着情報

新着情報 本社 06-6474-8778、関東本社 045-534-9162

SI セミナー 7月28日(木) 新横浜 開催

ご挨拶

拝啓 時下ますますご清栄のこととお慶び申し上げます。

さて、昨今の電子機器の新商品開発においては、製品本体のノイズ対策を目的とし、基板設計段階でのノイズ対策のシミュレーション適用が非常に有効な手段となっております。低電圧・大電流の高速デジタル回路に対応するには高速信号の波形品質確保が重要となってきます。データ転送レートも高くなっているため、数十 ps レベルでのタイミング調整が必要になってきました。そのため従来設計手法の踏襲だけでは、動作検証・ノイズ対策が非常に困難と言えます。
過去に社外公開セミナーで発表したテーマにつきまして、下記の内容で TOTAS オンサイトセミナーを実施します。皆様方にはご多用の折とは存じますが、是非ともご来場賜りますようご案内申し上げます。

■開催日時:

 2016年 7月 28日(木) 15:00 ~ 17:30 (受付 14:45より)

■講師  :
TOTAS 技術推進室
iNARTE 認定 EMC Design Engineer
高橋 成正

■会場: 株式会社トータス 関東支社
横浜市港北区新横浜3-7-3 リーフスクエア新横浜ビル 4F

横浜市営地下鉄 新横浜駅 7番出口 付近

■定員   :  6 名 (先着順)

■受講料 :  無料

■テーマ: 『 高速信号の SI課題解決 』

■概要:

DDR3など高速信号周りの基板設計では、多くの難題が待ち構えています。
皆様、こんな事にお困りではないですか。

・メーカ推奨の配線ルールでZ0の解析結果が一致しない。
・指定の配線ルールでは配線が収まらない。
・等長配線指示がオーバースペックでは。
・ミアンダ配線による放射ノイズへの影響は。

本講演では、伝送線路解析シミュレータを使った具体的な基板設計・解析事例で、課題と解決手法のポイントを解説します。

セミナーのお申し込みはこちら

お客様の多種多様なニーズに対応させて頂きます

本社 06-6474-8778、関東本社 045-534-9162
  • メールでのお問い合わせ
  • よくあるご質問

pogetop